

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62108539 A

(43) Date of publication of application: 19.05.87

(51) Int. CI

H01L 21/76 H01L 21/84 H01L 27/12

(21) Application number: 60247944

(22) Date of filing: 07.11.85

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

KANEKO SHINICHIRO

OTOI FUMIO

(54) MANUFACTURE OF SOI-STRUCTURE SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To inhibit the generation dislocation-defects to an silicon island by forming the single crystal N-type silicon island onto the surface of a P-type silicon substrate, changing low-concentration and high-concentration P-type layers into porous silicon layers through anodizing treatment and converting the layers into porous silicon oxide film layers.

CONSTITUTION: A high-concentration P-type layer 12 and a P-type layer 13 in concentration lower than the layer 12 are shaped on the surface side of a P-type silicon substrate 11. An N-type epitaxial layer and a desired single crystal N-type silicon island 14 are formed onto the surface of the substrate 11, and the layers 13 and 12 are turned into porous silicon layers 15, 16 through anodizing treatment. The density of the layer 16 is made comparatively large and the density of the layer 15 small. The layers 15, 16 are changed into porous silicon oxide film layers 17, 18 through thermal oxidation treatment, and the N-type silicon island 14 insulated and isolated by the layers 17, 18 is obtained. Accordingly, the porous silicon layers just under the

island 14 have small density, thus inhibiting dislocations and defects generated in the island 14.

COPYRIGHT: (C)1987,JPO&Japio



⑫ 公 開 特 許 公 報 (A) 昭62-108539

東京都港区虎ノ門1丁目7番12号

MInt Cl.4

i.A

識別記号

厅内整理番号

❷公開 昭和62年(1987)5月19日

H 01 L 21/76 21/84 27/12 P - 7131 - 5F

7514-5F 審査請求 未請求 発明の数 1 (全3頁)

60発明の名称

SOI構造半導体装置の製造方法

願 昭60-247944 創特

願 昭60(1985)11月7日 22出

者 金 子 四発 明 音 居 @発 明 者

信 - 郎 文 雄 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎/門1丁目7番12号 沖電気工業株式会社内

沖電気工業株式会社 ①出 願 人

弁理士 菊 池 19代 理 人

細

1. 発明の名称

SOI構造半導体装置の製造方法

2. 特許請求の範囲

(a) P 型シリコン基板の表面側に、所定深さに高 護度P型層、とれより上の表面部に、前記高濃度 P型層よりは低濃度のP型層を形成する工程と、

(b) そのP型シリコン基板の表面上に単結晶N型 シリコン島を形成する工程と、

(c) その後、前記低濃度・高濃度 P 型層を陽極化 成処理により多孔質シリコン層とする工程と、

(d) その後、前記多孔質シリコン層を多孔質シリ コン酸化膜層に変換する工程とを具備してなるS O I 構造半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

との発明は、半導体装置、特にSOI(Silicon On Insulator) 構造半導体装置の製造方法に調す るものである。

(従来の技術)

第2回は、IEDM 84 P800~803 に記載され るような従来のSOI構造半導体装置の製造方法 を示す工程断面図である。との従来方法では、ま ず、P型シリコン基板1の表面側に高濃度P型層 (P+層) 2 をイオン・インプランテーションまた は拡散法により形成する(第2図(a))。しかる後、 そのP 型シリコン基板 1 上に、N 型エピタキシャ ル層の形成と、周知のホトリソ・エッチング技術 により、所望のN型シリコン島3を形成する(第 2 図(b))。その後、陽極化成処理により、高濃度 P型層 2 を多孔質シリコン層 4 に変化させる(第 2回(c))。その後、熱酸化処理を施すことにより、 多孔質シリコン層 4を多孔質シリコン酸化膜層 5 とし(第2図(d))、これにより多孔質シリコン酸 化膜層 5 により絶縁分離されたN型シリコン島 3 を有する構造を得る。この時、N型シリコン島3 の表面には薄く熱酸化膜6が形成される。なお、 この絶縁分離法は、多孔質シリコンの微化速度と 単結晶シリコンの酸化速度の差を利用した方法で ある。

(発明が解決しようとする問題点)

しかしながら、以上述べた従来方法では、高濃度 P 型層 2 より得られる多孔質シリコン層 4 の密度が比較的大きいため、この多孔質シリコン層 4 の酸化時に、シリコン島 3 に転位・欠陥が発生しやすく、リーク電流などの業子特性の劣化を招きやすいという問題点があつた。

この発明は上記の点に鑑みなされたもので、その目的は、上述したシリコン島への転位・欠陥の発生を抑制し、結晶性の良好をシリコン島を得ることができるSOI構造半導体装置の製造方法を提供することにある。

(問題点を解決するための手段)

この発明では、P型シリコン基板の表面側に、 所定深さに高濃度P型層、これより上の表面部に、 前配高濃度P型層よりは低濃度のP型層を形成し、 そのようなP型シリコン基板上に単結晶N型シリコン島を形成した後、前配低濃度・高濃度P型層 を陽極化成処理により多孔質シリコン層とし、さ らにこの多孔質シリコン層を多孔質シリコン酸化

エッチング技術により、所望の単結晶N型シリコン島14を形成する(第1 図(b))。

その後、陽極化成処理により、低濃度P型層13 と高濃度P型層12を多孔質シリコン層15,16 とする(第1図(c))。この時、生成される多孔質シリコン層15,16の密度は、変換前のP型層の濃度に依存する。深い部分の多孔質シリコン層16は、高濃度P型層12より得られるため、密度は比較的大きくなる。一方、N型シリコン島14 直下の表面側の多孔質シリコン層15は、低濃度P型層13より得られるため、密度は小さくなる。

その後、熱酸化処理を施して、多孔質シリコン層15,16を多孔質シリコン酸化膜層17,18とすることにより(第1四(d))、該多孔質シリコン酸化膜層17,18とすることにより(第1四(d))、該多孔質シリコン酸化膜層17,18で施緩分離されたN型シリコン島14を有する構造を得る。この時、N型シリコン局14に発生する転位や欠陥は抑制される。また、この熱酸化処理により、N型シリコン島14

膜層とする。

(作用)

このような方法によれば、陽極化成処理される P型層の表面側が低濃度層であるため、単結晶N 型シリコン島直下の多孔質シリコン層密度は小さ くなる。

(寒施碗)

以下この発明の一実施例を第1図を参照して説明する。

第1 図(a)において、11 は P 型 シリコン 基板であり、まず、このシリコン 基板 1 1 の表面側所定深さに高濃度 P 型層(P+層)1 2 を公知の 拡散技術により形成する。すると、シリコン 基板 1 1 の表面側は、所定深さに前記高濃度 P 型層 1 2 (比纸抗 0.008 Ω・cm程度) が形成され、それより上の表面には、基板領域によつて、前記高濃度 P 型層 1 2 よりは低濃度の P 型層 1 3 (比抵抗 1 0 ~ 1 2 Ω・cm) が形成されることとなる。

次に、そのP型シリコン基板11の表面上に、 N型エピタキシャル層の形成と、周知のホトリン・

の表面には、熱酸化膜19が薄く形成される。な ⇒、この絶縁分離法は、多孔質シリコンの酸化速 度と単結晶シリコンの酸化速度の差を利用した方 法である。

(発明の効果)

4. 図節の簡単を説明

(図面)

第1 図はこの発明のS O I 構造半導体装置の製造方法の一実施例を示す工程断面図、第2 図は従来の方法を示す工程断面図である。

11… P型シリコン基板、12…高濃度P型層、13…低濃度P型層、14…単結晶N型シリコン島、15,16…多孔質シリコン層、17,18…多孔質シリコン酸化膜層。

特許出願人 冲電気工業株式会社

代理人 弁理士 菊 為



